Dieses Problem kann in der Quartus® Prime Pro Edition Software ab Softwareversion 22.1 auftreten, wenn Nios® V Processor Intel® FPGA IP Upgrade von Designs ausgeführt wird, die in früheren Versionen der Quartus® Prime Pro Edition-Software erstellt wurden.
Dies ist auf ein Problem im Platform Designer zurückzuführen, der die Nios® V Prozessor FPGA IP während FPGA IP-Upgrades nicht automatisch aktualisiert.
Fehler (20327) vom Prozessor-Update in Softwareversion 22.1:
Fehler (20327): Fehler: cpu.cpu: "Agent zurücksetzen" (resetSlave) "ram.s1" liegt außerhalb des Bereichs: "Absolut"
Fehler (20327): Fehler: cpu.cpu: "Exception Agent" (exceptionSlave) "ram.s1" ist außerhalb des Bereichs: "Absolute"
Fehler (20327): Fehler: sys: Datei cpu.ip deklariert Port dbg_reset_reset der in der Entitäts-CPU fehlt
Fehler (20327) vom Prozessor-Update in Softwareversion 23.3:
Fehler (20327): Fehler: CPU deklariert Port data_manager_awsize, der in Datei cpu.ip fehlt
Fehler (20327): Fehler: CPU deklariert Port instruction_manager_arsize, der in Datei cpu.ip fehlt
Fehler (20327): Fehler: CPU deklariert Port instruction_manager_awsize, der in Datei cpu.ip fehlt
Fehler (20327): Fehler: CPU deklariert Port data_manager_arsize, der in Datei cpu.ip fehlt
Fehler (20327): Fehler: CPU deklariert Port instruction_manager_wlast, der in Datei cpu.ip fehlt
Fehler (20327): Fehler: CPU deklariert Port data_manager_wlast, der in Datei cpu.ip fehlt
Führen Sie die folgenden Schritte aus, um dieses Problem zu umgehen:
1. Öffnen Sie das betroffene Platform Designer-System und klicken Sie auf Systeminformationen synchronisieren , um das Design auf die neueste IP-Version zu aktualisieren.
2. Klicken Sie mit der rechten Maustaste auf den Nios®-V-Prozessor und klicken Sie auf die Option Ersetzen.
3. Ersetzen Sie den veralteten Prozessorkern durch den neuesten Prozessorkern.
4. Konfigurieren Sie die gleichen Prozessoreinstellungen und Schnittstellenverbindungen.
5. Beheben Sie alle Konstruktionsfehler nach der Synchronisierung der Systemkomponenteninformationen.
6. Generieren Sie Design-HDL und beenden Sie den Platform Designer.
7. Fahren Sie mit dem Neustart des IP-Upgrade-Tools fort.
8. Entfernen Sie die veraltete IP-Datei aus der Projektnavigation.
9. Kompilieren Sie das Design.
Hinweis: In der Quartus® Prime Standard Edition Software muss der Prozessorkern manuell entfernt und neu instanziiert werden.
Weitere Informationen finden Sie in den Versionshinweisen zu Nios® V Prozessor FPGA IP und im Benutzerhandbuch zur Quartus® Prime Pro Edition Software Platform Designer.