Artikel-ID: 000096580 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.11.2024

Warum fehlt beim O-RAN FPGA IP eine IQ-Stichprobe und ein bestätigtes Fehlerregister, nachdem ein gültiges U-Plane-Datenpaket über die Empfängertransportschnittstelle verarbeitet wurde?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Schnittstellen
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der O-RAN FPGA IP Version 1.9.1 und früher kann es vorkommen, dass die O-RAN FPGA IP eine fehlende IQ-Stichprobe und ein bestätigtes Fehlerregister aufwies, nachdem ein gültiges U-Plane-Datenpaket über die Empfängertransportschnittstelle verarbeitet wurde.

    Lösung

    Dieses Problem wurde in der Version 2.0.0 des O-RAN FPGA IP Webcore behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 8 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs
    Intel® Arria® 10 FPGAs und SoC FPGAs
    Intel® Stratix® 10 DX FPGA
    เอฟพีจีเอ Intel® Stratix® 10 GX
    เอฟพีจีเอ Intel® Stratix® 10 MX
    Intel® Stratix® 10 NX FPGA
    Intel® Stratix® 10 GT SoC-FPGA
    เอฟพีจีเอ Intel® Stratix® 10 TX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.