Artikel-ID: 000096577 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.11.2023

Warum ist die Polarität des eCPRI Intel® FPGA IP Zurücksetzens im Plattform-Designer invertiert?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Intel® CPRI
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der eCPRI Intel® FPGA IP Version 2.0.4 und früher wird das Eingangsrücksetzsignal auf die falsche Polarität abgebildet, wenn es im Platform Designer instanziiert wird. Das Zurücksetzen des Eingangs auf den eCPRI-Intel® FPGA IP ist niedrig, sollte Platform Designer den Signaltyp automatisch auf "reset_n" anstatt auf Reset zuzuordnen.

Lösung

Führen Sie die folgenden Schritte aus, um dieses Problem zu umgehen:

1). Öffnen Sie die Datei ecpri_interface.tcl, die unter <quartus_instalation_dir>/ip/altera_cloud/ecpri/ecpri_hw_tcl/ verfügbar ist.

2). Suchen und ersetzen Sie die folgende Zeile:

Von add_interface_port $port_Name $port_Name Reset-Eingang 1
In add_interface_port $port_name $port_name reset_n Eingabe 1

Dieses Problem wurde ab Version 23.3 des eCPRI Intel® FPGA IP webcore behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 9 Produkte

Intel® Stratix® 10 DX FPGA
เอฟพีจีเอ Intel® Stratix® 10 GX
เอฟพีจีเอ Intel® Stratix® 10 MX
Intel® Stratix® 10 NX FPGA
Intel® Stratix® 10 GT SoC-FPGA
เอฟพีจีเอ Intel® Stratix® 10 TX
Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe
Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe
Intel® Arria® 10 FPGAs und SoC FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.