Artikel-ID: 000096562 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 10.01.2024

Warum tritt Intel Agilex® 7 FPGA LPDDR5-Fehler in Intel® Quartus® Prime Pro Edition Software Version 23.2 mit Kalibrierungsfehlern auf?

Umgebung

    Intel® Quartus® Prime Design Software
    Intel® FPGA Programmierungssoftware
    Externe Speicherschnittstellen Intel® Cyclone® 20 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Um dieses Problem zu umgehen, ignorieren Sie den Fehler in Intel Agilex® 7 LPDDR5 Mem Geräte-IP, wenn Sie die Leselatenz vom automatisch berechneten Wert von 9 Zyklen auf 10 Zyklen ändern, da Sie "Konfiguration speichern" auch bei ausstehenden Fehlern auswählen oder die Schreiblatenz von 8 auf 9 erhöhen können.

Lösung

Dieses Problem wurde ab Version 23.3 der Intel® Quartus® Prime Pro Edition behoben. Benutzer können Designs mit korrekt aktiviertem WDBI unter Verwendung der Standardlatenz für Lese-/Schreibvorgänge generieren.
Benutzer können jedoch keine benutzerdefinierten Lese-/Schreiblatenzen verwenden, die über die in den JEDEC-Tabellen hinausgehen.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.