Artikel-ID: 000096365 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 04.12.2024

Warum schlägt der Speichertest im JTAG-Terminal für Nios® V/m EMIF Data Mover Design Beispiel fehl?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 22.3 kann es zu zeitweiligen Speicherlesedatendiskrepanzen im JTAG-Terminal kommen, wenn Speicherorte für das Agilex 7 - Nios® V/m EMIF Data Mover-Designbeispiel geschrieben und zurückgelesen werden, bei dem es sich um ein vorinstalliertes Design handelt, das mit der Quartus™® Prime Pro Edition-Software geliefert wird. Dies führt dazu, dass der Speichertest an zufälligen Speicherorten fehlschlägt.

    Lösung

    Um dieses Problem in der Quartus® Prime Pro Edition Software Version 22.3 und höher zu umgehen, programmieren Sie die .sof-Datei neu, laden Sie die . elf-Datei an das Board.

    Dieses Problem wurde ab der Quartus® Prime Pro Edition Software Version 23.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe
    Intel® Agilex™ FPGA Development Kit der F-Reihe

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.