Möglicherweise wird die Warnung beim Kompilieren von Agilex™ 7 FPGA EMIF IP der M-Reihe angezeigt.
Der DQS-Taktname muss im oberen Modul *dqs_t und *dqs_c sein, um DQS als Taktsignale zuzuordnen.
Zum Beispiel
inout [ 4:0] MEM0_DQS_P,
inout [ 4:0] MEM0_DQS_N,
inout [ 4:0] MEM0_dqs_t,
inout [ 4:0] MEM0_dqs_c,
Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition Software behoben werden.