Artikel-ID: 000096311 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.05.2024

Warum gibt es keine Ausgangsdaten auf o_tx_serial[1:0]-Pins, wenn nur ein Hard Reset auf F-Tile Ethernet FPGA Hard IP mit der '50GE-2'-Variante angewendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 22.4 und höher sehen Sie möglicherweise keine Ausgabedaten auf o_tx_serial[1:0] -Pins, und o_tx_ready schaltet nicht um, wenn nur Hard Reset [i_rst_n] auf F-Tile Ethernet FPGA Hard IP mit '50GE-2'-Variante angewendet wird.

    Lösung

    Um dieses Problem in der Quartus® Prime Pro Edition Software Version 22.4 und höher zu umgehen, wenden Sie i_tx_rst_n, i_rx_rst_n und csr_rst_n sowie i_rst_n an.

    Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.