Artikel-ID: 000096286 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 17.04.2024

Warum schlägt das F-Tile FHT-Transceiver-Design in der Phase "Support Logic Generation" fehl, wenn der Parameter "Select FHT Lane PLL refclk source" standardmäßig auf "REF_TO_GND" gesetzt ist?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 23.2 kann es zu einem Fehler in der Phase "Support Logic Generation" kommen, wenn der Select FHT Lane PLL refclk source-Parameter auf REF_TO_GND als Standard gesetzt ist.

    Lösung

    Um dieses Problem in der Quartus® Prime Pro Edition Software Version 23.2 zu umgehen, wählen Sie FHT Lane PLL refclk source, um entweder PLL_100_MHZ oder PLL_156_MHZ.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.