Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 23.2. Sie sehen die Fehlermeldung unten, wenn Sie den M18x19_systolic mit Preadder und Coefficient Verilog HDL verwenden. Sprachvorlage.
Verilog HDL-Fehler bei <Name der Vorlagendatei>.v(46): Null oder negativer Wert für die Größe
Führen Sie die folgenden Schritte aus, um dieses Problem in der Intel® Quartus® Prime Pro Edition-Software Version 23.2 zu umgehen:
Ändern Sie die RTL in der Intel® Quartus® Prime Pro Language Vorlage – DSP-Funktionen für 20-nm-Gerät – M18x19_systolic mit Preadder und Koeffizient:
Von:
Reg signiert [COEF_WIDTH-1:0] c4_coef [0];
An:
Reg signiert [COEF_WIDTH-1:0] c4_coef[0:0];
Oder:
Reg signiert [COEF_WIDTH-1:0] c4_coef;
Dieses Problem wurde ab Version 23.3 der Intel® Quartus® Prime Pro Edition Software behoben.