Artikel-ID: 000096228 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 05.09.2023

Wie sind die Zahlen von "Tabelle 89. IOE Programmable Delay für Intel Arria 10 Geräte" im Datenblatt Intel® Arria® 10 Geräte?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung
    1. Der Satz im Intel® Arria®10 GPIO-Handbuch, in dem von "inkrementellen Verzögerungen von 50 ps" die Rede ist, ist kein exakter Wert. Dies ist nur ein Beispiel, das die Beziehung zwischen "Offset"-Werten und "maximaler Verzögerung" erklärt. Die genauen IOE-Verzögerungswerte finden Sie im Datenblatt.
    2. In Intel® Arria® 10 Gerätedatenblatt zeigt Tabelle 89 den maximalen Verzögerungswert verschiedener Geschwindigkeitsstufen und den Offset-Wertebereich für Eingangs- und Ausgangspins. Aber die Tabelle erklärt ihre Beziehungen nicht genau.

    Lösung

    In Intel® Arria® 10 Core Fabric and General Purpose I/Os Handbook , Kapitel 5.5.3.3. Programmierbare IOE-Verzögerung, es gibt einen Satz, in dem "inkrementelle Verzögerungen von 50 ps" erwähnt werden. Es handelt sich nicht um einen exakten Wert, sondern nur um ein Beispiel, das den Zusammenhang zwischen "Offset"-Werten und "maximaler Verzögerung" erklärt. Die genauen IOE-Verzögerungswerte finden Sie im Datenblatt.

    Aus Intel® Arria® 10 Gerätedatenblatt , Tabelle 89. IOE Programmable Delay Bei Intel® Arria® 10 Geräten können wir sehen, dass es unterschiedliche maximale IOE-Verzögerungen für Geräte mit unterschiedlichen Geschwindigkeitsstufen gibt. Wir können die Einstellung der Ausgangsverzögerungskette (IO_IN_DLY_CHN) für den Ausgangspfad von 0~15 einstellen, was eine Auflösung von 16 geteilt bedeutet. Für den Eingabepfad beträgt der Parameterbereich für die Einstellung der Eingangsverzögerungskette (IO_OUT_DLY_CHN) eine Auflösung von 0~63, 64-geteilt.

    Vereinfachte den Satz zu Formeln wie folgt:

    Wenn wir für den Ausgangspin die IO_OUT_DLY_CHN auf N setzen,

    Inkrementelle Ausgangsverzögerung = maximale Ausgangsverzögerung / 16

    Wert der Ausgangsverzögerung = maximale Ausgangsverzögerung / 16 × (N + 1)

    Wenn wir für den Eingangspin die IO_IN_DLY_CHN auf N setzen,

    Inkrementelle Eingangsverzögerung = maximale Ausgangsverzögerung / 64

    Ausgangsverzögerungswert = maximale Ausgangsverzögerung / 64 × (N + 1)

    Beispielsweise kann die Eingangsverzögerung des langsamen Modells -E3S in einem Bereich von 0-6,035 ns eingestellt werden, mit einer Schrittweite von 6,035 ns/64=0,0943 ns.

    Wir müssen uns jedoch darüber im Klaren sein, dass IO-Verzögerungsketten nicht PVT-kompensiert werden. Der Wert ändert sich mit Prozess, Spannung und Temperatur.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.