Artikel-ID: 000096078 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 23.04.2024

Warum schlägt das Speichersubsystem FPGA IP beim Generieren des Beispieldesigns fehl?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition-Software wird möglicherweise der folgende Fehler angezeigt, wenn Sie ein Beispieldesign für das Speichersubsystem FPGA IP v1.0.0 generieren

    "mem_ss_0: Beim Generieren des Sim-Beispiel-Design-Filesets ist ein Fehler aufgetreten. Siehe sim/make_sim_design.log für Details"

    Diese IP befindet sich noch in der Entwicklung und wird nicht für Design oder Simulation empfohlen.

    Lösung

    Dieses Problem wurde ab der Quartus® Prime Pro Edition Software Version 23.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.