Warum sehe ich Timing-Verstöße in der Intel FPGA IP F-Tile Reference und System PLL Clocks, wenn ich Intel® Quartus® Prime Pro Edition Software Version 23.2 in Intel Agilex® 7 Geräten verwende?

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 23.2 der F-Tile Reference and System PLL Clocks Intel® FPGA IP für Intel Agilex® 7 Geräte kann es zu Timing-Verstößen ähnlich den folgenden kommen.

Spielraum: -2,925

Vom Knoten pll|systemclk_f_0|x_sip|d_cnoc_0_count[5]

Zum Knoten pll|systemclk_f_0|x_sip|d_refclk_0_count[2]

Starten der Taktfrequenz altera_int_osc_clk

Latch Clock top_auto_tiles|z1577b_x5_y0_n0|hdpldadapt_rx_chnl_21~maib_ss_lib/s0_170_1__core_periphery__data_to_core[63]

Beziehung 0.800

Taktversatz -2,673

Datenverzögerung 1,027

Die Timing-Verletzung kann angezeigt werden, wenn die Optionen "Refclk #i ist aktiv bei und nach der Gerätekonfiguration" im Intel® FPGA IP "F-Tile Reference" und "System PLL Clocks" (System-PLL-Takte) deaktiviert werden.

Zur Behebung dieses Problems steht ein Patch für die Intel® Quartus® Prime Pro Edition Software Version 23.2 zur Verfügung. Laden Sie Patch 0.17 über die folgenden Links herunter und installieren Sie ihn:

• Intel® Quartus® Prime Pro Edition Software v23.2 Patch 0.17 für Windows (.exe)
• Intel® Quartus® Prime Pro Edition Software v23.2 Patch 0.17 für Linux (.run)
• Readme-Datei für Intel® Quartus® Prime Pro Edition Software v23.2 Patch 0.17 (.txt)

Dieses Problem soll in einer zukünftigen Version der Intel® Quartus Prime Pro Edition Software behoben werden.