Artikel-ID: 000096008 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 27.05.2024

Warum sehe ich einen Empfängerfehler und ein Timeout des Replay-Timers in meinem Design mit dem F-Tile Avalon® Streaming FPGA IP für PCI Express* auf Hardware?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 23.2 besteht bei der Durchführung von Link-Deaktivierung, Hot-Reset, Entzerrung oder Geschwindigkeitsänderung (bei Gen 4 und Gen 3) die Möglichkeit, dass ein Empfängerfehler auftritt.
    Timeout des Replay-Timers kann beobachtet werden, wenn L0- und L1-Verbindungsstatusänderungen mittels Energieverwaltung durchgeführt werden.

    Lösung

    Receiver-Fehler und Timeout beim Replay-Timer sind korrigierbare Fehler, die nach den PCI-Express-Spezifikationen® zulässig sind.

    Das Auftreten ist während der oben beschriebenen Link-Vorgänge begrenzt.

    Dieses Problem wurde ab Version 23.4.1 der Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.