Aufgrund eines Problems in der Intel® Quartus® Prime Standard Edition Software Version 21.1 höher. Der folgende Fehler tritt während der Analyse und Synthese auf, wenn Intel® Arria® 10 Avalon® Streaming-Schnittstelle für PCI Express* IP oder Intel® Arria® 10 Avalon® Memory Mapped-Schnittstelle für PCI Express* IP mehr als 1 implementiert sind.
- Fehler (10228): Verilog HDL-Fehler bei altpcie_a10_hip_pipen1b_<ip_module_name>.v(4823): Modul "ip_module_name" kann nicht mehr als einmal deklariert werden, tritt auf, wenn PCIe Hard IP mehr als 1 zuweist.
Dieser Fehler wird dadurch verursacht, dass die Eingangspin:perst mit beiden PCIe-Instanzen verbunden sind, die in die Instanzen führen. Um diesen Fehler zu vermeiden, sollte der Eingangspin: perst nur mit einer PCIe-Instanz verbunden sein. Ändern Sie die testing_top.v , indem Sie einen neuen Eingang pin:perst1 hinzufügen und eine Verbindung zu einer anderen PCIe-Instanz herstellen.
Dieses Problem soll in Intel® Quartus® Prime Standard Edition Softwareversion 23.1 behoben werden.