Artikel-ID: 000095933 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 01.08.2023

Warum schlägt Intel® Quartus® Softwarekompilierung fehl, wenn die Multi-Volt-Funktion in Intel® MAX® 10-Gerät verwendet wird?

Umgebung

  • Intel® Quartus® Prime Standard Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Fehler (169029): Der Pin verwendet den E/A-Standard 2,5 V, dessen VCCIO-Anforderung nicht mit der VCCIO-Einstellung dieser Bank oder ihren anderen Pins kompatibel ist, die VCCIO 3,3 V verwenden.

    Diese Fehlermeldung erhalten Sie in der Intel® Quartus® Prime Standard Edition Software, wenn Sie einen 2,5-V-Eingangsstandard-Pin in eine E/A-Bank mit 3,3 V VCCIO in Intel® Max® 10 stecken.

    Hierbei handelt es sich um eine Quartus-Beschränkung® und nicht um eine Gerätebeschränkung. Dies betrifft die Intel® Quartus® Prime Standard Edition-Softwareversion, die Intel® MAX® 10 Geräte unterstützt.

    Lösung

    Sie können den 2,5-V-Eingangsstandard-Pin dem 3,3-V-Eingangsstandard zuweisen, um Fehler in der Software zu vermeiden.

    Auf der Hardware kann das Ausgangssignal, das vom Upstream-Gerät zum FPGA Eingang geleitet wird, von anderen E/A-Standards mit einer anderen E/A-Pufferspannungsversorgung als der FPGA Eingangs-VCCIO sein.

    Bitte stellen Sie sicher, dass das VIH/VIL des Eingangssignals mit dem VIH/VIL des VCCIO der Eingangsbank übereinstimmt.

    Die Liste der unterstützten Eingangsstandards für jeden VCCIO und die zugehörige Designrichtlinie zur Verwendung der Multivolt-Funktion im Intel® MAX® 10-Baustein finden Sie im Intel® MAX® 10 General Purpose I/O User Guide.

    Zum Beispiel:

    Sie möchten den 2,5-V-LVCMOS-Eingangsstandard in der E/A-Bank verwenden, die von einem 3,3-V-VCCIO gespeist wird.

    Weisen Sie dem Eingangspin einen 3,3-V-LVCMOS-Eingangsstandard zu, um Fehler in der Software zu vermeiden. Sie können den 2,5-V-LVCMOS-Ausgangsstandard auf der Hardware verwenden, um eine Schnittstelle zu diesem Eingangspin herzustellen. Auf der Hardware können Sie den 2,5-V-LVCMOS-Ausgangsstandard verwenden, um eine Schnittstelle zu diesem Eingangspin herzustellen und zu überprüfen, ob das VIH/VIL dieses Signals dem VIH/VIL von 3,3 V LVCMOS entspricht.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® MAX® 10 FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.