Warum schlägt das F-Tile Ethernet-Intel® FPGA Hard IP in der Phase Intel® Quartus® Prime Pro Edition – Support Logic Generation fehl, wenn ein Design im Windows* Betriebssystem von der Intel® Quartus® Prime Pro Edition Software Version 23.1...

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Softwareversion 23.2 führt ein Upgrade eines Designs der Version 23.1, das den F-Tile Ethernet-Intel® FPGA Hard IP enthält, auf dem der GUI-Parameter "Einfügen von Quelladressen verwenden" festgelegt wurde, zu einem Fehler "Support Logic Generation" im Windows* Betriebssystem.

Führen Sie die folgenden Schritte aus, um dieses Problem in der Intel® Quartus® Prime Pro Edition-Software Version 23.2 zu umgehen:

1. Suchen Sie in Ihrem 23.1-Projekt den Parameter "bb_f_ehip_mac_txmac_saddr" in der Datei <ethernet variant name>/synth/<ethernet_variant_name>.v
2. Suchen Sie in Ihrem 23.2-Projekt den Parameter "bb_f_ehip_mac_txmac_saddr" in der Datei <ethernet variant name>/synth/<ethernet_variant_name>.v
3. Kopieren Sie den Wert für den Parameter 23.1 "bb_f_ehip_mac_txmac_saddr " in den Wert des Parameters 23.2 "bb_f_ehip_mac_txmac_saddr".
4. Speichern Sie die Datei 23.2 <ethernet variant name>/synth/<ethernet_variant_name>.v
5. Kompilieren Sie das Projekt Intel® Quartus® Prime Pro Edition Software Version 23.2 neu

Alternativ können Sie in der Intel® Quartus® Prime Pro Edition Softwareversion 23.2 eine von Grund auf neu bereinigte Version des F-Tile Ethernet Intel® FPGA Hard IP generieren.

Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.