Warum kann das F-Tile Ethernet Intel® FPGA Hard IP Designbeispiel nicht programmiert werden, wenn es auf das Intel Agilex® 7 FPGA I-Reihe Transceiver-SoC Development Kit (4x F-Tile) abzielt?

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 23.2 schlägt die Geräteprogrammierung für das F-Tile Ethernet Intel® FPGA Hard IP Designbeispiel fehl, wenn auf die folgenden Entwicklungskits abzielt:
DK-SI-AGI027FA (Energieversorgung 2: Nicht Intel® Enpirion® Energieversorgung)
DK-SI-AGI027FC (Energieversorgung 2: Nicht Intel® Enpirion® Energieversorgung)

Um dieses Problem zu umgehen, ändern Sie die VID-Einstellungen in . QSF-Datei. Die korrekten VID-Einstellungen finden Sie in Abschnitt 6.1 Hinzufügen von SmartVID-Einstellungen in der Intel® Quartus® Prime QSF-Datei des Benutzerhandbuchs für das Transceiver-SoC Development Kit der Intel Agilex® 7 FPGA I-Reihe: add-smartvid-settings-in-the-qsf-file.html

Die richtigen VID-Einstellungen sind:
set_global_assignment -name USE_PWRMGT_SCL SDM_IO0
set_global_assignment -name USE_PWRMGT_SDA SDM_IO12
set_global_assignment -name USE_CONF_DONE SDM_IO16
set_global_assignment -name VID_OPERATION_MODE "PMBUS MASTER"
set_global_assignment -name PWRMGT_BUS_SPEED_MODE "100 KHZ"
set_global_assignment -name PWRMGT_SLAVE_DEVICE_TYPE LTC3888
set_global_assignment -name NUMBER_OF_SLAVE_DEVICE 1
set_global_assignment -name PWRMGT_SLAVE_DEVICE0_ADDRESS 62
set_global_assignment -name PWRMGT_VOLTAGE_OUTPUT_FORMAT "LINEARES FORMAT"
set_global_assignment -name PWRMGT_LINEAR_FORMAT_N "-12"
set_global_assignment -name PWRMGT_TRANSLATED_VOLTAGE_VALUE_UNIT VOLTS

Stellen Sie sicher, dass keine ähnlichen Einstellungen mit unterschiedlichen Werten in der QSF-Datei vorhanden sind.

Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.