Beschreibung
Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.2 wird möglicherweise der Taktgeber angezeigt, dessen Eingang zum Clock Control Intel® FPGA IP nicht ausgeführt wird. Dieses Problem tritt auf, wenn Sie die Funktion "Clock Enable" im Intel® FPGA IP "Clock Control" aktivieren und den ENA-Port niedrig schalten.
Dieses Problem betrifft nur Designs, die Intel® Stratix® 10 oder Intel Agilex® 7 Geräte ausgerichtet sind.
Lösung
Um dieses Problem zu umgehen, setzen Sie den "Clock Enable Type" in Clock Control Intel® FPGA IP auf Root Level.
Dieses Problem wurde ab Version 22.3 der Intel® Quartus® Prime Pro Edition behoben.