Beschreibung
Ja. Es gibt einige falsche Portnamen, eine falsche Notiz und einige fehlende Ports.
(1) In Abbildung 1 und Tabelle 2 sind die folgenden Anschlüsse aufgeführt:
- qspi_dataout (Abbildung 1) , fqspi_dataout (Tabelle 2)
- qspi_dclk
- qspi_scein
- avl_csr_addr
- avl_csr_rddata
- avl_csr_rddata_valid
- avl_mem_addr
- avl_mem_rddata_valid
- avl_mem_byteenble
Aber diese sind falsch. Die korrekten Portnamen lauten wie folgt:
- qspi_pins_data
- qspi_pins_dclk
- qspi_pins_ncs
- avl_csr_address
- avl_csr_readdata
- avl_csr_readdatavalid
- avl_mem_address
- avl_mem_readdatavalid
- avl_mem_byteenable
(2) In Tabelle 2 befindet sich Hinweis 3 für die Conduit-Schnittstelle, in dem es heißt: "Verfügbar, wenn Sie den Parameter Dedizierte aktive serielle Schnittstelle deaktivieren aktivieren."
Aber es ist falsch. Die korrekte Beschreibung lautet "Verfügbar, wenn Sie den Schnittstellenparameter SPI-Pins aktivieren aktivieren."
(3) In Tabelle 2 fehlen folgende Anschlüsse:
| Signal | Breite | Richtung | Beschreibung |
| atom_ports_dclk | 1 | Ausgabe | Verbindet sich mit dclk des ASMI-Blocks |
| atom_ports_ncs | 1 ~ 3 | Ausgabe | Verbindet einen Teil des ASMI-Blocks |
| atom_ports_oe | 1 | Ausgabe | Verbindet sich mit dem OE des ASMI-Blocks |
| atom_ports_dataout | 4 | Ausgabe | Der atom_ports_dataout gibt die Daten über den ASMI-Block an den AS-Datenpin aus. Für Intel® Arria® 10 verbindet Intel® Cyclone® 10 GX, Arria® V, Arria® V GZ, Cyclone® V und Stratix® V atom_ports_dataout[0:3] mit data0out, data1out, data2out, data3out aus dem ASMI-Block. Für Intel® Cyclone® 10 LP verbindet Cyclone®IV GX, Cyclone®IV E, Stratix® IV, Arria® II, Arria® II GZ, atom_ports_dataout[0] mit dem Sdoin des ASMI-Blocks. |
| atom_ports_dataoe | 4 | Ausgabe | Verbindet atom_ports_dataoe[0:3] mit data0oe, data1oe, data2oe, data3oe des ASMI-Blocks |
| atom_ports_datain | 4 | Eingabe | Der atom_ports_datain empfängt die Daten vom AS-Datenpin über den ASMI-Block. Für Intel® Arria® 10 verbindet Cyclone®10 GX, Arria® V, Arria® V GZ, Cyclone® V und Stratix® V atom_ports_datain[0:3] mit data0in, data1in, data2in, data3in des ASMI-Blocks. Für Intel® Cyclone® 10 LP verbindet Cyclone® IV GX, Cyclone® IV E, Stratix® IV, Arria® II, Arria® II GZ, atom_ports_datain[1] mit Daten0 aus dem ASMI-Block. |
Lösung
Diese Ports sind verfügbar, wenn Sie den Parameter Dedizierte aktive serielle Schnittstelle deaktivieren aktivieren.