Artikel-ID: 000095841 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 31.10.2023

Warum kann das Intel Agilex® 7 F-Tile PMA/FEC Direct PHY Intel® FPGA IP Designbeispiel nicht simuliert werden, wenn Intel® Quartus® Prime Pro Edition Software Version 23.1 verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 23.1 kann das Intel Agilex® 7 F-Tile PMA/FEC Direct PHY Intel® FPGA IP, das zum Generieren eines FHT PAM4 4 400G 4 PMA Lanes RSFEC 544/514 Designbeispiels konfiguriert ist, nicht simuliert werden.

    Lösung

    Um dieses Problem in der Intel® Quartus® Prime Pro Edition Edition Software Version 23.1 zu umgehen, ändern Sie das Attribut "FHT-Loopback-Modus auswählen" von DISABLED in SERIAL_EXT_LOOPBACK Modus und generieren Sie die IP erneut.

    Dieses Problem wurde in der Intel® Quartus® Prime Pro Edition Software Version 23.2 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.