Artikel-ID: 000095791 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.06.2024

Kritische Warnung in der Quartus® Prime Pro Edition Software Version 23.1 beim Kompilieren des F-Tile HDMI FPGA IP Designbeispiels.

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • HDMI*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 23.1 gibt es eine kritische Quartus Tile Logic Generation (QTLG) Warnung beim Kompilieren des F-Tile HDMI FPGA IP Designbeispiels, wie unten gezeigt:

    Kritische Warnung: Der Block u_hdmi_rx_top|gxb_rx_inst|u_rx_phy_50|rx_phy_1p500g|dphy_hip_inst|persystem0.perxcvr0.fgt.rx_ux.x_bb_f_ux_rx mit Top-Level-Ports fmc_rx_n0, fmc_rx_p0 hat die folgenden Parameter
nicht gesetzt Kritische Warnung: der Block u_hdmi_rx_top|gxb_rx_inst|u_rx_phy_50|rx_phy_1p500g|dphy_hip_inst|persystem1.perxcvr0.fgt.rx_ux.x_bb_f_ux_rx mit Top-Level-Ports fmc_ rx_n1 haben fmc_rx_p1 die folgenden Parameter nicht festgelegt
    Lösung

    Es gibt keine Problemumgehung für dieses Problem.

    Weitere Informationen

    Dieses Problem wurde ab Version 23.2 der Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.