Beschreibung
Aufgrund eines Problems in der Quartus® Prime Pro Edition Software kann dieser interne Fehler während der Fitter-Phase der Kompilierung auftreten. Der Fehler tritt auf, wenn die tx_out_n-Ausgangspins des LVDS SERDES FPGA IP nicht verbunden sind. Dieses Problem betrifft nur Designs, die auf Agilex™ 7 FPGAs der M-Serie abzielen.
Lösung
Um dieses Problem zu umgehen, stellen Sie sicher, dass die tx_out_n-Pins mit dem komplementären differentiellen Pin-Paar der tx_out_p-Pins verbunden sind.
Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.