Artikel-ID: 000095756 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.06.2024

Warum ist der Zeitstempelgenauigkeitsfehler des 1G/2.5G/5G/10G Multi-Rate Ethernet PHY Stratix® 10 FPGA IP mit MGBASE-T-Ethernet-Design höher als der erwartete Wert?

Umgebung

    Intel® Quartus® Prime Pro Edition
    1G 2,5G 5G 10G Multi-Rate Ethernet PHY
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 22.3 kann es bei Stratix® 10 PTP-Designs mit der 1G/2.5G/5G/10G Multirate Ethernet PHY FPGA IP MGBASE-T-Variante zu einem hohen Zeitstempelgenauigkeitsfehler kommen. Dieses Problem wirkt sich auf Raten von 2,5 Gbit/s und darunter aus.

Lösung

Es gibt keine Problemumgehung für dieses Problem. Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.