Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.4 können PTP-Designs, die den 25G Ethernet Intel® Stratix® 10 FPGA IP verwenden, sowohl in der Simulation als auch in der Hardware höhere Fehlerwerte für die Zeitstempelgenauigkeit aufweisen.
Dieses Problem wirkt sich auf die 10G- und 25G-Raten aus.
Um dieses Problem in der Intel® Quartus® Prime Pro Edition Software v22.4 zu umgehen, kompensieren Sie den Zeitstempelgenauigkeitsfehler, indem Sie den folgenden Wert zusätzlich zum konfigurierten RX PMA-Latenzwert in derCSR-Rückgabe 0xB06 (RX_PTP_PMA_LATENCY) hinzufügen:
- 25G-Modus: Fügen Sie 2,56 ns hinzu (ein clk_rxmac Taktzyklus)
- 10G-Modus: Fügen Sie 6,4 ns hinzu (ein clk_rxmac Taktzyklus)
Dieses Problem wurde in Version 23.1 der Intel® Quartus® Prime Pro Edition Software behoben.