Artikel-ID: 000095754 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 28.07.2023

Warum erreicht der Triple-Speed Ethernet Intel® FPGA IP für das Intel Agilex® 7 im 100-Mbit/s-Modus keine Zeitstempelgenauigkeit von +/-8ns?

Umgebung

    Intel® Quartus® Prime Pro Edition
    3-Speed-Ethernet Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 23.1 meldet der 100-Mbit/s-Modus der Triple-Speed Ethernet Intel® FPGA IP mit "10/100/1000 Ethernet MAC with IEEE 1588v2, 1000BASE-X/SGMII 2XTBI PCS, and Embedded Serial PMA" einen intermittierenden Zeitstempel-Genauigkeitsfehler im Bereich von 16ns - 64ns. Andere Datenraten sind von diesem Problem nicht betroffen.

Lösung

In Version 23.1 gibt es keine Problemumgehung für dieses Problem.

Dieses Problem wurde in Version 23.2 der Intel® Quartus® Prime Pro Edition Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.