Beschreibung
Das refclock_status Ausgangssignal der Agilex™ 7 F-Tile Referenz- und System-PLL-Taktfrequenzen FPGA IP in der Quartus® Prime Pro Edition-Softwareversion 23.2 funktioniert nicht.
Lösung
Sie sollten nicht das refclock_status Ausgangssignal verwenden. Wenn Sie den Status Ihres System PLL-Referenztakts wissen möchten, können Sie dies ableiten, indem Sie überwachen, ob die Signale out_systempll_synthlock_[n] tx_pll_locked[n], tx_ready[n] und rx_ready[n] hoch sind.
Dieses Problem wurde ab der Quartus® Prime Pro Edition Software Version 23.3 behoben.