Artikel-ID: 000095508 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 28.06.2023

Warum schlägt die native L-Tile/H-Tile Transceiver PHY Intel® Stratix® 10 FPGA IP-Design-Beispielgeneration fehl?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • L-Tile H-Tile Transceiver Native PHY Intel® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 23.1 und früher kann die Generation der nativen L-Tile/H-Tile Transceiver PHY Intel® Stratix® 10 FPGA IP-Designbeispiel selbst bei Verwendung der Standardkonfiguration ausfallen.

    Lösung

    Dieses Problem wurde in der Intel® Quartus® Prime Pro Edition Software Version 23.2 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.