Artikel-ID: 000095451 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.11.2024

Warum wird die RAM: 2-Port-FPGA-IP mit einer anderen Byte-Aktivierungsbreite erstellt als der von mir festgelegte Wert?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • RAM 2-PORT Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems mit der Quartus® Prime Pro Edition Software Version 23.1 und früher kann es vorkommen, dass die IP-Adresse mit einer anderen Byte-Aktivierungsbreite erstellt wird als die, die Sie im Parameter-Editor konfiguriert haben.

    Nicht alle byteaktivierten Breiten sind für alle Blocktypen gültig. Wenn der Speicherblocktyp auf "Auto" eingestellt ist, muss die Byte-Aktivierungsbreite weiterhin für den verwendeten Blocktyp gültig sein.

    Für Geräte der Arria® 10, Stratix® 10 und Agilex™ 7 sind dies beispielsweise die gültigen Byte-Aktivierungsbreiten

    MLAB: 5 oder 10

    M10K, M20K: 8, 9 oder 10

    Lösung

    Um dieses Problem zu vermeiden, stellen Sie sicher, dass die byteaktivierte Breite auf eine gültige Breite festgelegt ist.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.