Bezüglich der Gerätekonfiguration mit einem komprimierten Bitstrom lesen Sie Tabelle 57 im Datenblatt Cyclone® V FPGA Gerät, in dem die erforderlichen Taktfrequenzreduzierungen angegeben werden.
Die FPP-Konfigurationszeit hängt vom Verhältnis DCLK zu DATEN und vom Komprimierungsanteil ab.
Das nachstehende Beispiel zeigt eine einfache Möglichkeit, die Konfigurationszeit für die Komprimierung und nicht komprimierte Datei zu berechnen:
Sagen wir, für keine Komprimierungsdatei 100 %, Verhältnis = 1, Konfigurationszeit = 100*1 = 100 Uhr
Für 50 % Komprimierungsdatei, Verhältnis = 4, die Konfigurationszeit = 50*4 = 200 Takt (50 % Komprimierung nehmen doppelte Konfigurationszeit als keine Komprimierung in Anspruch)
Für 25 % Komprimierungsdatei, Verhältnis = 4, die Konfigurationszeit = 25*4 = 100 Takt (gleiche Konfigurationszeit ohne Komprimierung)
Zusammenfassend wird gesagt, dass Sie <25 % komprimieren müssen, um weniger Konfigurationszeit als ohne Komprimierungsdatei für FPP 16 Bit breit zu erreichen.
Im AS-Modus können Cyclone® V FPGAs kein DCLK-zu-DATA-Verhältnis haben, basierend auf der Dateigröße berechnen, indem Sie den nSTATUS hoch bis CONF_DONE überwachen, um zwischen komprimiertem und nicht komprimiertem Bitstrom zu vergleichen.