Artikel-ID: 000095205 Inhaltstyp: Wartung und Leistung Letzte Überprüfung: 07.11.2023

Warum ist das Register noch im Ressourceneigenschaften-Editor vorhanden, nachdem ich das "Data by Delay Register" im Native Fixed Point DSP Intel® Arria® 10 FPGA IP-Parameter deaktiviert habe?

Umgebung

  • Intel® Quartus® Prime Standard Edition
  • Nativer Fixpunkt DSP Intel® Arria® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems mit demRessourceneigenschaften-Editor in der In tel® Quartus® Prime Standard Edition Softwareversion 18.1 und früher, wenn Sie Native Fixed Point DSP Intel® Arria® 10 FPGA IP verwenden und "data by delay register" in den Parametereinstellungen deaktiviert haben, können Sie das Register weiterhin im Ressourceneigenschaften-Editor sehen.

    Die IP ist korrekt implementiert, was im Ressourceneigenschaften-Editor nicht angezeigt wird.


    Lösung

    Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Standard Edition-Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.