Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.4 wird dieser Fehler angezeigt, wenn die Questa*-Intel® FPGA Edition verwendet wird, um ein Designbeispiel zu simulieren, das den PHY Lite für parallele Schnittstellen Intel Agilex® FPGA IP instanziiert.
Führen Sie die folgenden Schritte aus, um dieses Problem zu umgehen:
- Öffnen Sie die Datei msim_setup.tcl im Ordner .../sim/ed_sim/mentor.
- Ändern Sie den folgenden Befehl:
eval vsim -voptargs=+acc $elabcommand
An
eval vsim -suppress 2732 -voptargs=+acc $elabcommand
Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.