Beschreibung
Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 23.1 und früher wird beim Kompilieren der H-Tile Multichannel DMA Intel® FPGA IP für PCI Express* Designbeispiel mit 1 DMA-Kanal-Konfiguration ein Fehler beobachtet.
Verilog HDL-Fehler bei intel_pcie_prefetch_desc_fifo.sv(0): Die Richtung der Teileauswahl ist entgegengesetzt zur Richtung des Präfixindexes
Verilog HDL- oder VHDL-Fehler bei intel_pcie_prefetch_desc_fifo.sv(0): Index ** liegt außerhalb des Bereichs (**:**) für '**'
Lösung
Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.