Artikel-ID: 000095018 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 12.11.2024

Fehler (22728): Die Synthese wird auf dem Design mit Tile IP ausgeführt, z. B. < ... >, aber die Supportlogik wurde nicht generiert.

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Diese Fehlermeldung wird möglicherweise in der Synthesephase angezeigt, wenn der Entwurf die . bdf-Datei , um die Tile-IP zu instanziieren, oder Sie haben die Kompilierungsphase der Quartus® Tile Logic Generation noch nicht ru n.

    Lösung

    Die BDF-Datei ist keine unterstützte Methode zum Instanziieren der Kachel-IP.

    Um diesen Fehler zu vermeiden, instanziieren Sie die Tile-IP mithilfe einer Verilog- oder VHDL-Datei und führen Sie die Kompilierungsphase der Quartus® Tile Logic Generation aus.

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.