Diese Fehlermeldung wird möglicherweise in der Synthesephase angezeigt, wenn das Design die .bdf-Datei verwendet, um die Kachel-IP zu instanziieren.
Um diesen Fehler zu vermeiden, verwenden Sie eine Verilog- oder VHDL-Datei, um die TIle-IP zu instanziieren.
Die BDF-Datei wird für die Instanziierung der Kachel-IP nicht unterstützt.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.