Artikel-ID: 000094987 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 18.05.2023

Fehler (175020): Der "Verteiler" kann die Logik nicht IO_LANE platzieren, die Teil der generischen Komponenten-ed_synth_phylite_s20_0_example_design ist, auf die sie beschränkt ist, da für die Logik dieses Typs keine gültigen Positionen im ...

Umgebung

  • Intel® Quartus® Prime Design Software
  • Externe Speicherschnittstellen Intel® Cyclone® 20 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Standard Edition Software Version 20.4 kann es zu einem Problem kommen, wenn IN PHY Lite Interfaces Intel Agilex 7 FPGA® IP EINE AUSTAUSCHCLK-Freigabe zwischen IO48-Kacheln innerhalb derselben Banken platziert wird.

    Lösung

    Diese Fehler sind auf eine Hardwarebeschränkung zurückzuführen. Der Verteiler hat die BESCHRÄNKUNG für den STANDORT VONCLK nicht überprüft, da er annimmt, dass sich der PORTCLK auf derselben Kachel befinden muss.

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.