Beschreibung
Aufgrund eines Problems in der Intel® Quartus® Prime Standard Edition Software Version 20.4 kann es zu einem Problem kommen, wenn IN PHY Lite Interfaces Intel Agilex 7 FPGA® IP EINE AUSTAUSCHCLK-Freigabe zwischen IO48-Kacheln innerhalb derselben Banken platziert wird.
Lösung
Diese Fehler sind auf eine Hardwarebeschränkung zurückzuführen. Der Verteiler hat die BESCHRÄNKUNG für den STANDORT VONCLK nicht überprüft, da er annimmt, dass sich der PORTCLK auf derselben Kachel befinden muss.