Artikel-ID: 000094959 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 18.05.2023

Warum ist Intel® Quartus® Prime Pro Edition Software Version 21.1 für Intel Agilex® 7 DDR4 IP-EMIF-Datenverkehrsgenerator 2 bei der Konfiguration auf 1 Lesezyklus und 1 Schreibzyklus in einer Schleife zurückzuführen?

Umgebung

  • Intel® Quartus® Prime Design Software
  • Intel® FPGA Programmierungssoftware
  • Externe Speicherschnittstellen Debug-Komponente Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Möglicherweise tritt ein Fehler im Intel Agilex® 7 DDR4 IP EMIF-Datenverkehrsgenerator 2 auf, wenn er so konfiguriert ist, dass innerhalb einer Schleife 1 Lesezyklus und 1 Schreibzyklus mit der Initialisierung der Lese-Schreib-/Schleife-Leerlauf-Zähler angezeigt werden. Aufgrund falscher Leerlaufzeiten vom Schreibzyklus bis zum Lesezyklus und vice-to-the-Last.

    Um dieses Problem zu umgehen, ändern Sie, wie die Zähler nach einer neuen Schleife initialisiert werden.

    Lösung

    Dieses Problem soll ab der Intel® Quartus® Prime Pro Edition Software Version 20.4 behoben werden.

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.