Artikel-ID: 000094936 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 16.05.2025

Warum kann es sein, dass ich bei Verwendung der Quartus® Prime Pro Edition Softwareversionen 23.1 und früher de-asserted tx_pll_locked oder tx_ready-Signale mit meinem Agilex™ 7 FPGA Transceiver F-Tile-Design sehe?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Fehlers in der Quartus® Prime Pro Edition Softwareversion 23.1 und früher können einige F-Tile-Sender im Reset bleiben, was dazu führt, dass die tx_pll_locked - oder tx_ready Signale dauerhaft deaktiviert werden.

    Dieses zeitweilige Problem kann bei einigen von der Quartus® Prime Pro Edition Software kompilierten Projektprogrammierdateien auftreten, bei anderen jedoch nicht. Es betrifft nur Quartus® Prime Pro Edition Softwaredesigns, die mehr als eine Agilex™ 7 FPGA F-Tile verwenden.

    Lösung

    Um dieses Problem in den Softwareversionen 22.4 und 23.1 der Quartus® Prime Pro Edition Software zu beheben, installieren Sie die folgenden Patches:

    Um dieses Problem in der Quartus® Prime Pro Edition Software Versionen 22.3 und früher zu beheben, müssen Sie Ihr Design auf die Quartus® Prime Pro Edition Software Version 22.4 oder 23.1 aktualisieren und den entsprechenden Patch installieren.

    Dieses Problem wird in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.