Warum wird die o_rx_pcs_ready des F-Tile Ethernet FPGA IP in PAM4-Fällen mit PMA REFCLK nicht geltend gemacht, da 312,5-MHz-Varianten mit PCS ready low fehlschlagen, wenn die VSR-Zuweisung im Design-QSF aktiviert ist?

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.