Artikel-ID: 000094886 Inhaltstyp: Errata Letzte Überprüfung: 28.11.2023

Warum schlägt das 10G Multi-IP konfigurierte Design, einschließlich der F-Tile Ethernet Intel® FPGA IP, bei der Implementierung mehrerer Instanzen bei "Support Logic Generation" fehl?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Softwareversion 23.1 kann es bei der Implementierung mehrerer Instanzen zu einem Fehler "Support Logic Generation" mit Ihrem Design kommen, einschließlich des konfigurierten F-Tile Ethernet Intel® FPGA IP, bei "Support Logic Generation".

    Lösung

    Es ist keine Problemumgehung verfügbar.
    Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.