Artikel-ID: 000094752 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.10.2023

Warum sehe ich FCS- oder CRC-Fehler bei einem Verbindungspartner oder Ethernet-Tester, wenn der "Packet Client Loopback" auf meinem F-Tile Ethernet Intel® FPGA Hard IP Designbeispiel aktiviert ist?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 23.1 können FCS- oder CRC-Fehler bei einem Verbindungspartner oder Ethernet-Tester angezeigt werden, wenn der "Packet Client Loopback" im Designbeispiel der F-tile Ethernet Intel® FPGA Hard IP aktiviert ist.

Lösung

Um dieses Problem zu umgehen, schreiben Sie 32'h0000_0000 in das Register cfg_rom_pkt_gap_addr (Offset 0x1C). Für das Designbeispiel einer einzelnen IP-Instanz befindet sich dieses Register bei absolutem Offset 0x0010_001C.
Dieses Problem wurde ab Version 23.2 der Intel® Quartus® Prime Pro Edition Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.