Artikel-ID: 000094700 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 09.05.2023

Warum stimmt die Datenbreite der H2F-Schnittstelle in der Simulationsdatei nicht mit der in HPS IP im Platform Designer für Intel Agilex® 7 Komponente festgelegten Datenbreite überein?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 23.1 und früher, wenn Sie die H2F-Datenbreite in HPS IP für Intel Agilex® 7 Gerät im Platform Designer auf 128 Bit einstellen und das System generieren, wird in der generierten Simulationsdatei der S2F_DATA_WIDTH auf den falschen Wert (0) gesetzt.

Lösung

Das Problem wurde in der Intel® Quartus® Prime Pro Edition Software Version 23.2 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.