Artikel-ID: 000094652 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 04.05.2023

Warum sehe ich eine Beschädigung der Readback-Daten auf meiner AXI-Lite Client-Schnittstelle mit der F-Kachel-Variante des Ethernet-Subsystems Intel® FPGA IP?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 23.1 tritt Eine Lese-Datenbeschädigung auf der AXI-Lite Client-Schnittstelle mit der F-Kachel-Variante des Ethernet-Subsystems auf Intel® FPGA IP auf, wenn die AXI-Lite Lesetransaktion läuft, wenn subsystem_cold_rst_n bestätigt wird. In diesem Fall sind die ersten Daten, die von der zugrunde liegenden Ethernet-Hard-IP zurückgelesen werden, ungültig.

    Lösung

    Um dieses Problem zu umgehen, sollten Sie die Readback-Daten der ersten Lesetransaktion ignorieren, wenn subsystem_cold_rst_n während einer AXI_lite Lesetransaktion zur zugrunde liegenden Ethernet-Hard-IP bestätigt wird, und einen zusätzlichen Lesevorgang am gleichen Ort durchführen, um den korrekten Readback-Datenwert zu erhalten.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.