Artikel-ID: 000094608 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 31.10.2023

Warum sehe ich kritische Warnmeldungen (23469) für mein Intel Agilex® 7 Gerät mit F-Tile Avalon Streaming Intel® FPGA IP für PCI Express*-Design, wenn ich die Intel® Quartus® Prime Pro Edition Software Version 23.1 verwende?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Möglicherweise werden® auf Ihrem Intel Agilex® 7 Gerät mit F-Tile Avalon® Streaming Intel® FPGA IP für PCI Express* kritische Warnmeldungen wie die folgenden angezeigt, wenn Sie die Intel® Quartus® Prime Pro Edition Software Version 23.1 verwenden.

Kritische Warnung(23469): Der Block dut|dut|pcie_hip_top_f_inst|pcie_hip_bb_f_inst|f_ux_inst0|x_bb_f_ux_tx hat die folgenden Parameter nicht gesetzt

Info(23470): Parameter txeq_main_tap

Info(23470): Parameter txeq_post_tap_1

Info(23470): Parameter txeq_pre_tap_1

Info(23470): Parameter txeq_pre_tap_2

Kritische Warnung(23469): Der Block dut|dut|pcie_hip_top_f_inst|pcie_hip_bb_f_inst|f_ux_inst0|x_bb_f_ux_rx hat die folgenden Parameter nicht gesetzt

Info(23470): Parameter rx_ac_couple_enable

Info(23470): Parameter rx_onchip_termination

Info(23470): Parameter rxeq_dfe_data_tap_1

Info(23470): Parameter rxeq_hf_boost

Info(23470): Parameter rxeq_vga_gain

Lösung

Um die Senderwarnungen zu entfernen, sollten Sie ähnliche Einschränkungen wie die folgenden hinzufügen. Beachten Sie, dass der Avalon® Streaming-Intel® FPGA IP für PCI Express* diese Werte während des Link-Trainingsprozesses überschreibt.

set_instance_assignment -name HSSI_PARAMETER "txeq_main_tap=0" -to hip_serial_tx_p_out0 -entity pcie_ed

set_instance_assignment -name HSSI_PARAMETER "txeq_pre_tap_1=0" -to hip_serial_tx_p_out0 -entity pcie_ed

set_instance_assignment -name HSSI_PARAMETER "txeq_pre_tap_2=0" -to hip_serial_tx_p_out0 -entity pcie_ed

set_instance_assignment -name HSSI_PARAMETER "txeq_post_tap_1=0" -to hip_serial_tx_p_out0 -entity pcie_ed

Um die Empfängerwarnungen zu entfernen, sollten Sie ähnliche Einschränkungen wie die folgenden hinzufügen.

set_instance_assignment -name HSSI_PARAMETER "rxeq_dfe_data_tap_1=0" -to hip_serial_rx_p_in0 -entity pcie_ed

set_instance_assignment -name HSSI_PARAMETER "rxeq_hf_boost=32" -to hip_serial_rx_p_in0 -entity pcie_ed

set_instance_assignment -name HSSI_PARAMETER "rxeq_vga_gain=32" -to hip_serial_rx_p_in0 -entity pcie_ed

set_instance_assignment -name HSSI_PARAMETER "rx_ac_couple_enable=ENABLE" -to hip_serial_rx_p_in0 -entity pcie_ed

set_instance_assignment -name HSSI_PARAMETER "rx_onchip_termination=RX_ONCHIP_TERMINATION_R_2" -to hip_serial_rx_p_in0 -entity pcie_ed

Dieses Problem wird in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.