Artikel-ID: 000094550 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 27.11.2023

Warum schlägt mein AXI-Lite-Registerzugriff auf den PTP-Paketparser des Ethernet-Subsystems Intel® FPGA IP im asynchronen 10G-Taktungsmodus fehl?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 23.1 schlägt der AXI-lite Register-Zugriff auf den PTP-Paketparser des Ethernet-Subsystems fehl Intel® FPGA IP schlägt im asynchronen 10G-Taktungsmodus fehl, wenn der AXI-ST-Datenpfadtakt langsamer als der AXI-Lite-Takt ist.

    Lösung

    Um dieses Problem zu umgehen, stellen Sie sicher, dass der AXI-Lite-Takt langsamer als der AXI-ST-Datenpfadtakt ist.
    Dieses Problem wird in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe
    Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.