Artikel-ID: 000094532 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 28.11.2023

Warum kann mein Avalon® Memory Mapped-Registerzugriff auf die F-tile Ethernet-Intel® FPGA Hard IP nicht abgeschlossen werden?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 23.1 können Avalon® Memory Mapped-Register-Zugriffe auf die F-tile Ethernet-Intel® FPGA Hard IP nicht abgeschlossen werden, wenn der Zugriff auf eine Adresse außerhalb der im Benutzerhandbuch definierten Bereiche erfolgt. In einer solchen Situation werden Sie sehen, dass das "waitrequest"-Signal nicht de-assert werden kann.

Lösung

Es gibt keine Problemumgehung für dieses Problem. Sie sollten sicherstellen, dass alle Registerzugriffe über legale Adressräume erfolgen.
Dieses Problem wird in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.