Artikel-ID: 000094483 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 17.06.2023

Warum schlägt Das Dreifachgeschwindigkeits-Ethernet Intel® FPGA IP bei 10 M/100 M Geschwindigkeit fehl, wenn die MAC für 8-Bit-FIFO konfiguriert ist?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • 3-Speed-Ethernet Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems im Sender der Dreifachgeschwindigkeits-Ethernet-Intel® FPGA IP und der F-Tile Triple-Speed Ethernet-Intel® FPGA IP schlägt das Design fehl, wenn die MAC-Nur-Variante für einen 8-Bit-FIFO konfiguriert ist.

    Lösung

    Dieses Problem wurde in der Intel® Quartus® Prime Pro Edition Software Version 23.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 11 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs
    Arria® II FPGAs
    Arria® V FPGAs und SoC FPGAs
    Intel® Arria® 10 FPGAs und SoC FPGAs
    Cyclone® IV FPGAs
    Cyclone® V FPGAs und SoC FPGAs
    Intel® Cyclone® 10 FPGAs
    Intel® MAX® 10 FPGAs
    Intel® Stratix® 10 FPGAs und SoC FPGAs
    Stratix® IV FPGAs
    Stratix® V FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.