Artikel-ID: 000094408 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 31.10.2023

Warum schlägt die VHDL-Simulation des Serial Lite III Streaming-Intel® FPGA IP Designs mit QuestaSim und der Questa*-Intel® FPGA Edition Software fehl?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 23.1 kann es zu VHDL-Simulationsfehlern für das Serial Lite III Streaming Intel® FPGA IP-Design mit Standard-Taktungsmodus für die Intel® Stratix® 10 L/H-Tile-Geräte kommen, wenn die neueste Version von QuestaSim und Questa*-Intel® FPGA Edition Software verwendet wird.

    Lösung

    Um diesen Simulationsfehler zu vermeiden, können Sie die vorherige Questa Simulator-Version 2022.1 verwenden.

    Dieses Problem wird in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 5 Produkte

    Intel® Stratix® 10 AX SoC FPGA
    เอฟพีจีเอ Intel® Stratix® 10 GX
    เอฟพีจีเอ Intel® Stratix® 10 MX
    Intel® Stratix® 10 GT SoC-FPGA
    เอฟพีจีเอ Intel® Stratix® 10 TX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.