Artikel-ID: 000094247 Inhaltstyp: Errata Letzte Überprüfung: 28.11.2023

Warum kann das CPRI-Intel® FPGA IP Designbeispiel für 24G-Varianten mit dem Intel® Stratix® 10 L/H-Tile-Gerät bei Verwendung des Cadence Xcelium* Simulators nicht simuliert werden?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Intel® CPRI
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Softwareversion 22.4 und früher kann es vorkommen, dass das CPRI Intel® FPGA IP Designbeispiel für 24G-Varianten mit dem Intel® Stratix® 10 L/H-Tile-Gerät bei Verwendung des Cadence Xcelium* Simulator nicht simuliert werden kann.

    Lösung

    Es gibt keine Problemumgehung für dieses Problem.
    Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 5 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 GX
    เอฟพีจีเอ Intel® Stratix® 10 MX
    Intel® Stratix® 10 NX FPGA
    Intel® Stratix® 10 GT SoC-FPGA
    เอฟพีจีเอ Intel® Stratix® 10 TX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.