Artikel-ID: 000094233 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 04.06.2025

Kritische Warnung (19519): Die Instanzzuweisung "POWER_UP_LEVEL" im Register "*|dcfifo_component|auto_generated|wrptr_g[5]" in der rekonfigurierbaren Partition "*" wird ignoriert. Der Ausgangszustand kann bei partieller Neukonfiguration nic...

Umgebung

    Intel® Quartus® Prime Pro Edition
    FIFO Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Quartus® Prime Pro Edition Softwareversion 22.4 und früher kann diese kritische Warnung angezeigt werden, wenn die FIFO-IP in eine PR-Designpartition (Partial Reconfiguration) aufgenommen wird.

Lösung

Diese Warnung kann ignoriert werden, solange der Reset-Port der DCFIFO- oder SCFIFO-IP-Instanzen (aclr oder sclr) aktiviert ist und dieser Reset bestätigt wird, bevor die Designpartition in den Benutzermodus wechselt.

Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

Intel® Stratix® 10 FPGAs und SoC FPGAs
Intel® Arria® 10 FPGAs und SoC FPGAs
เอฟพีจีเอ Intel® Cyclone® 10 GX

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.