Aufgrund eines Problems in den Intel® Quartus® Prime Pro Edition Software-Versionen 22.4 und früher sehen Sie diese kritische Warnung möglicherweise, wenn sie den FIFO-Intel® FPGA IP in einer PR-Designpartition (Partial Reconfiguration) einbezieht.
Diese Warnung kann sicher ignoriert werden, solange die DCFIFO- oder SCFIFO-IP-Instanzen ihren Reset-Port (aclr oder sclr) aktiviert haben und dieser Reset vor dem Eintritt der Designpartition im Benutzermodus bestätigt wird.
Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben werden.