Die Dreifachgeschwindigkeits-Ethernet-Intel® FPGA IP für Intel Agilex® 7 FPGA E-Tile und F-Tile mit "10/100/100/1000 MB Ethernet MAC"-Kernvarianten unterstützt die Konfiguration des Precision Time Protocol (PTP) nicht.
Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.3 und 22.4 hat die Dreifach-Speed-Ethernet-Intel® FPGA IP für Intel Agilex® 7 E-Tile und F-Tile mit "10/100/1000 MB Ethernet MAC" Kernveränderung die Option "Enable Timestamping" (Zeitstempel aktivieren) fälschlicherweise im GUI verfügbar, wenn die Option "Enable Internal FIFO" nicht markiert ist. Dieses Verhalten ist nicht beabsichtigt, und die generierten RTL-Dateien unterstützen den PTP-Vorgang nicht.
Sie sollten das Design für die Kernveränderung "10/100/1000 MB Ethernet MAC" nicht generieren, wenn die Option "Enable Timestamping" (Zeitstempel aktivieren) aktiviert ist.
Dieses Problem wurde in der Intel® Quartus® Prime Pro Edition Software Version 23.1 behoben.