Artikel-ID: 000094214 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 31.10.2023

Warum sehe ich den "tx_pmaif_fifo_overflow"-Port nicht auf meiner RTL-Instanz der Intel Agilex® 7 F-tile PMA/FEC Direct Multirate Intel® FPGA IP, wenn ich Intel Quartus Prime Pro Edition Software v22.4 verwende?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.4 bietet die Intel Agilex® 7 F-tile PMA/FEC Direct Multirate Intel® FPGA IP fälschlicherweise eine Option zur Aktivierung des "Enable tx_pmaif_fifo_overflow port" an.

    Lösung

    Es gibt keine Problemumgehung für dieses Problem. Der Port "tx_pmaif_fifo_overflow" sollte im Intel Agilex® 7 F-tile PMA/FEC Direct Multirate Intel® FPGA IP nicht aktiviert werden.

    Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.

    Weitere Informationen

    Dieses Problem wurde ab Version 23.1 der Intel® Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.